Tóm tắt

Bài báo này đề cập đến vấn đề tổng hợp đồng hồ đa tần số trong các chip RF Beidou Thế hệ II, đồng thời đề xuất một giải pháp tổng hợp đồng hồ dựa trên công nghệ chia tần số phân số. Giải pháp này có thể hợp nhất các đồng hồ đầu vào bên ngoài khác nhau thành đồng hồ hệ thống 16,368 MHz theo yêu cầu và được triển khai bằng ngôn ngữ mô tả phần cứng (HDL). Thiết kế đã được xác nhận thông qua thử nghiệm trên chip, chứng minh cấu trúc đơn giản và tính phù hợp để triển khai trên ASIC.

Giới thiệu

Các chip RF định vị vệ tinh phải tương thích với nhiều tần số đồng hồ bên ngoài để có thể hoạt động với các bộ dao động chung được sử dụng trong các thiết bị như điện thoại di động. Tần số của tín hiệu Beidou Thế hệ II B1 là 1561,098 MHz, cần được chuyển đổi xuống thành tần số trung gian (IF) cố định. Bài báo này tập trung vào phương pháp chuyển đổi các tần số đồng hồ đầu vào khác nhau thành tần số đồng hồ 16,368 MHz theo yêu cầu của hệ thống, đặc biệt khi tần số trở thành bội số không nguyên sau khi nhân tần số.

Nguyên lý và ứng dụng mạch điện

Mạch tổng hợp đồng hồ đa tần số áp dụng cấu trúc bộ tích lũy và bộ đếm kép, sử dụng cơ chế hoạt động xen kẽ của hai bộ chia tần số để thực hiện chia tần số theo tỷ lệ phân số. Khi phần phân số của tần số mục tiêu gần bằng 0,25 hoặc 0,75, kỹ thuật dịch chuyển nửa độ rộng xung được áp dụng để tối ưu hóa hiệu suất đầu ra. Toàn bộ thiết kế được triển khai bằng ngôn ngữ Verilog HDL để đảm bảo tính độc lập với quy trình sản xuất.

Phân tích hiệu suất

Bằng cách thực hiện nhân và chia tần số 40 lần trên tín hiệu đồng hồ đầu vào 26 MHz, đã tạo ra thành công tín hiệu đồng hồ đầu ra 16,368 MHz. Kết quả thử nghiệm cho thấy độ dao động đỉnh là 480,3 ps và độ lệch tần số dưới 1 ppm, đáp ứng các yêu cầu thiết kế. Giải pháp này cũng hiệu quả đối với các tần số đầu vào phổ biến khác, với tất cả các chỉ số hiệu suất đều đáp ứng các yêu cầu ứng dụng của chip RF.

Kết luận

Giải pháp tổng hợp đồng hồ đa tần số được đề xuất đã được áp dụng thành công trong chip RF SDT6112 thuộc hệ thống Beidou thế hệ II. Các thử nghiệm thực tế cho thấy thiết kế này ổn định và đơn giản, đặc biệt phù hợp để triển khai trên ASIC. Giải pháp này có tiềm năng lớn trong các ứng dụng thuộc lĩnh vực truyền thông và xử lý tín hiệu số (DSP) chuyên dụng.