Abstrakt

Dieser Beitrag befasst sich mit dem Problem der Taktsynthese für mehrere Frequenzen in Beidou HF-Chips der Generation II und schlägt eine Taktsyntheselösung vor, die auf der Technologie der fraktionierten Frequenzteilung basiert. Diese Lösung kann verschiedene externe Eingangstakte zum erforderlichen Systemtakt von 16,368 MHz vereinheitlichen und wird mit Hilfe der Hardwarebeschreibungssprache (HDL) implementiert. Der Entwurf wurde durch Siliziumtests validiert, die eine einfache Struktur und die Eignung für eine ASIC-Implementierung belegen.

Einführung

RF-Chips für die Satellitennavigation müssen mit mehreren externen Taktfrequenzen kompatibel sein, um mit gemeinsamen Oszillatoren in Geräten wie Mobiltelefonen arbeiten zu können. Die Frequenz des Beidou Generation II B1-Signals beträgt 1561,098 MHz, die auf eine feste Zwischenfrequenz (IF) heruntergewandelt werden muss. In diesem Beitrag geht es um die Methodik zur Umwandlung verschiedener Eingangstaktfrequenzen in den vom System geforderten 16,368-MHz-Takt, insbesondere wenn die Frequenz nach der Frequenzmultiplikation ein nicht ganzzahliges Vielfaches ist.

Schaltungsprinzipien und Implementierung

Die Mehrfrequenz-Taktsyntheseschaltung besteht aus einem Akkumulator und einem Doppelzähler, wobei zwei Frequenzteiler abwechselnd arbeiten, um eine fraktionierte Frequenzteilung zu erreichen. Wenn der Bruchteil der Zielfrequenz nahe bei 0,25 oder 0,75 liegt, wird eine Technik zur Verschiebung der halben Impulsbreite angewendet, um die Ausgangsleistung zu optimieren. Der gesamte Entwurf ist in Verilog HDL implementiert, um sicherzustellen, dass er prozessunabhängig ist.

Leistungsanalyse

Durch 40-fache Frequenzmultiplikation und -division eines 26-MHz-Eingangstakts wurde erfolgreich ein 16,368-MHz-Ausgangstakt erzeugt. Die Testergebnisse zeigten einen Spitzenjitter von 480,3 ps und eine Frequenzabweichung von weniger als 1 ppm, womit die Designanforderungen erfüllt wurden. Diese Lösung eignet sich auch für andere gängige Eingangsfrequenzen, wobei alle Leistungskennzahlen die Anforderungen der RF-Chip-Anwendung erfüllen.

Schlussfolgerung

Die vorgeschlagene Multifrequenz-Taktsyntheselösung wurde erfolgreich im SDT6112 Beidou Generation II RF-Chip eingesetzt. Praktische Tests zeigen, dass das Design stabil und einfach ist und sich besonders für die ASIC-Implementierung eignet. Es birgt großes Potenzial für Anwendungen in der Kommunikation und in spezialisierten DSP-Bereichen (Digital Signal Processing).