सारांश

यह पेपर बेइदोउ जेनरेशन II आरएफ चिप्स में बहु-आवृत्ति घड़ी संश्लेषण की समस्या को संबोधित करता है, और अंशिक आवृत्ति विभाजन तकनीक पर आधारित एक घड़ी संश्लेषण समाधान प्रस्तुत करता है। यह समाधान विभिन्न बाहरी इनपुट घड़ियों को आवश्यक 16.368 मेगाहर्ट्ज़ सिस्टम घड़ी में एकीकृत कर सकता है और हार्डवेयर डिस्क्रिप्शन लैंग्वेज (HDL) का उपयोग करके कार्यान्वित किया गया है। इस डिज़ाइन को सिलिकॉन परीक्षण के माध्यम से मान्य किया गया है, जिससे इसकी सरल संरचना और ASIC कार्यान्वयन के लिए उपयुक्तता का प्रदर्शन हुआ है।.

परिचय

सैटेलाइट नेविगेशन आरएफ चिप्स को मोबाइल फोन जैसे उपकरणों में उपयोग किए जाने वाले साझा ऑस्सीलेटर के साथ काम करने के लिए कई बाहरी क्लॉक आवृत्तियों के साथ संगत होना चाहिए। बेइदोउ जेनरेशन II B1 सिग्नल की आवृत्ति 1561.098 मेगाहर्ट्ज़ है, जिसे एक निश्चित मध्यवर्ती आवृत्ति (IF) में डाउन-कनवर्ट किया जाना चाहिए। यह पेपर विभिन्न इनपुट क्लॉक आवृत्तियों को सिस्टम-आवश्यक 16.368 मेगाहर्ट्ज़ क्लॉक में परिवर्तित करने की पद्धति पर केंद्रित है, विशेष रूप से जब आवृत्ति आवृत्ति गुणन के बाद एक अपूर्णांक गुणज बन जाती है।.

परिपथ सिद्धांत और कार्यान्वयन

बहु-आवृत्ति घड़ी संश्लेषण परिपथ एक संचयी और द्वि-काउंटर संरचना अपनाता है, जिसमें दो आवृत्ति विभाजकों के वैकल्पिक कार्य के माध्यम से अंशिक आवृत्ति विभाजन प्राप्त किया जाता है। जब लक्ष्य आवृत्ति का अंशिक भाग 0.25 या 0.75 के करीब होता है, तो आउटपुट प्रदर्शन को अनुकूलित करने के लिए अर्ध-पल्स चौड़ाई स्थानांतरण तकनीक लागू की जाती है। संपूर्ण डिज़ाइन को प्रक्रिया-स्वतंत्र सुनिश्चित करने के लिए Verilog HDL में कार्यान्वित किया गया है।.

प्रदर्शन विश्लेषण

26 मेगाहर्ट्ज़ इनपुट क्लॉक पर 40 गुना आवृत्ति गुणन और विभाजन करके 16.368 मेगाहर्ट्ज़ का आउटपुट क्लॉक सफलतापूर्वक उत्पन्न किया गया। परीक्षण परिणामों ने 480.3 पीकोसेकंड की पीक जिटर और 1 पीपीएम से कम आवृत्ति विचलन दिखाया, जो डिज़ाइन आवश्यकताओं को पूरा करता है। यह समाधान अन्य सामान्य इनपुट आवृत्तियों के लिए भी प्रभावी है, और सभी प्रदर्शन मापदंड आरएफ चिप अनुप्रयोग की आवश्यकताओं को पूरा करते हैं।.

निष्कर्ष

प्रस्तावित बहु-आवृत्ति घड़ी संश्लेषण समाधान को SDT6112 बेidou जेनरेशन II आरएफ चिप में सफलतापूर्वक लागू किया गया है। व्यावहारिक परीक्षणों से पता चलता है कि यह डिज़ाइन स्थिर और सरल है, विशेष रूप से ASIC कार्यान्वयन के लिए उपयुक्त। यह संचार और विशेषीकृत डीएसपी (डिजिटल सिग्नल प्रोसेसिंग) क्षेत्रों में अनुप्रयोगों के लिए बड़ी संभावनाएँ रखता है।.