Abstract

Dit artikel behandelt het probleem van kloksynthese met meerdere frequenties in Beidou Generation II RF-chips en stelt een kloksyntheseoplossing voor op basis van technologie voor fractionele frequentiedeling. Deze oplossing kan verschillende externe ingangsklokken verenigen in de vereiste 16,368 MHz systeemklok en is geïmplementeerd met behulp van hardwarebeschrijvingstaal (HDL). Het ontwerp is gevalideerd door middel van siliciumtests, waarbij een eenvoudige structuur en geschiktheid voor ASIC-implementatie is aangetoond.

Inleiding

RF-chips voor satellietnavigatie moeten compatibel zijn met meerdere externe klokfrequenties om te kunnen werken met gedeelde oscillatoren die worden gebruikt in apparaten zoals mobiele telefoons. De frequentie van het Beidou Generatie II B1 signaal is 1561,098 MHz, die moet worden gedownconverteerd naar een vaste middenfrequentie (IF). Dit artikel richt zich op de methodologie voor het omzetten van verschillende ingangsklokfrequenties naar de systeemvereiste klok van 16,368 MHz, vooral wanneer de frequentie een niet-integer veelvoud wordt na frequentievermenigvuldiging.

Circuitprincipes en implementatie

Het circuit voor kloksynthese met meerdere frequenties maakt gebruik van een accumulator en een structuur met twee tellers, waarbij afwisselend twee frequentieverdelers worden gebruikt om fractionele frequentieverdeling te bereiken. Wanneer het fractionele deel van de doelfrequentie dicht bij 0,25 of 0,75 ligt, wordt een techniek voor het verschuiven van de halve pulsbreedte toegepast om de uitvoerprestaties te optimaliseren. Het hele ontwerp is geïmplementeerd in Verilog HDL om ervoor te zorgen dat het procesonafhankelijk is.

Prestatieanalyse

Door 40x frequentievermenigvuldiging en -deling uit te voeren op een 26 MHz ingangsklok, werd met succes een 16,368 MHz uitgangsklok gegenereerd. De testresultaten toonden een piekjitter van 480,3 ps en een frequentieafwijking van minder dan 1 ppm, waarmee werd voldaan aan de ontwerpeisen. Deze oplossing is ook effectief voor andere veelgebruikte ingangsfrequenties, waarbij alle prestatiekenmerken voldoen aan de toepassingseisen voor RF-chips.

Conclusie

De voorgestelde oplossing voor kloksynthese met meerdere frequenties is met succes toegepast in de SDT6112 Beidou Generation II RF-chip. Praktische tests tonen aan dat het ontwerp stabiel en eenvoudig is, en bijzonder geschikt voor ASIC-implementatie. Het heeft een groot potentieel voor toepassingen op het gebied van communicatie en gespecialiseerde DSP (Digital Signal Processing).