Otimização de chips RF para BeiDou-3: conceção de moduladores Σ-Δ e melhoria do desempenho

Jason Chen     4 de outubro de 2025 

Resumo

Com a plena aplicação do BeiDou-3 sistema mundial de navegação por satélite, o desempenho de Chips RF tornou-se crucial para garantir a precisão e a fiabilidade do posicionamento do sistema. Este documento analisa o papel e a conceção optimizada do Modulador Σ-Δ no Chip RF BeiDou-3, centrando-se na atenuação de picos fraccionários no sintetizador de frequências do circuito bloqueado por fase (PLL) e melhorando o desempenho global do sistema.

I. Desafios técnicos e soluções para divisores fraccionários em circuitos integrados de RF

No Chip RF BeiDou-3, O sintetizador de frequências de laço bloqueado por fase é responsável pela geração do sinal do oscilador local. Uma vez que as frequências portadoras no BeiDou são múltiplos não-inteiros da frequência de referência, divisores de fracções são essenciais. No entanto, os divisores fraccionários tradicionais produzem picos fraccionários, que degradam a pureza do espetro de saída.

Para resolver esta questão, Modulação Σ-Δ é utilizada. Esta técnica transforma os picos fraccionários em ruído de quantização e aplica técnicas de modelação do ruído para deslocar esses picos para frequências mais elevadas. As caraterísticas passa-baixo do PLL filtram-nos, melhorando significativamente o desempenho do sistema.

II. Projeto Optimizado de um Modulador MASH 1-1-1 Σ-Δ para Chips RF

O estudo incide sobre um Modulador MASH 1-1-1 Σ-Δ, que garante uma modelação eficaz do ruído, evitando a complexidade e o consumo de recursos dos moduladores de ordem superior. No entanto, para certos valores de entrada fraccionada, o modulador apresenta parasitas estruturais, que se manifestam como linhas espectrais espúrias no espetro de saída.

Através de uma análise detalhada, a ocorrência destes parasitas está relacionada com a paridade do valor de entrada. Quando a entrada é par, a periodicidade na sequência de saída do modulador resulta em picos espectrais na região de alta frequência, particularmente com um valor de entrada de 0,25.

III. Conceção inovadora do circuito de dither para otimização do chip de RF

Para atenuar os parasitas estruturais, foi concebido um circuito de dither foi introduzido. Ao injetar uma sequência pseudo-aleatória no modulador, a periodicidade da sequência de saída é perturbada. Os métodos tradicionais de injeção de dither introduzem ruído adicional na banda, mas este estudo introduz um esquema de mapeamento melhorado para reduzir o ruído:

Novo esquema de mapeamento: O mapeamento binário tradicional (-1, 1) é expandido para um mapeamento de quatro valores (-2, -1, 0, 1), permitindo um controlo mais preciso do dither.

Otimização do processamento da modelação: Uma função de modelação de ruído de primeira ordem é aplicada ao sinal de dither, reduzindo eficazmente o ruído na banda enquanto optimiza a utilização de recursos.

Os resultados da simulação mostram que este método de dither melhorado reduz significativamente os parasitas estruturais, mantendo um baixo ruído na banda, mesmo para valores de entrada fraccionada como 0,1251, 0,6265, 0,5014 e 0,2511.

IV. Implementação do circuito e verificação do desempenho

O estudo envolveu a conceção de um Modulador MASH 1-1-1 circuito lógico. Este inclui um acumulador em cascata de três fases e um circuito dedicado de modelação de ruído, optimizado para o Chip RF BeiDou-3‘(B11, B2a, B2b e B3). As simulações comportamentais efectuadas com o software Modelsim demonstraram um excelente desempenho em todos os casos de teste, confirmando:

Supressão efectiva de esporas fraccionárias

Melhoria da suavidade do espetro de saída

Desempenho melhorado do ruído de fase do sistema

V. Valor técnico e perspectivas de aplicação das pastilhas RF

A otimização Modulador Σ-Δ aborda os desafios técnicos associados à divisão fraccionada de frequências na Chip RF BeiDou-3. As principais inovações incluem:

Otimização estrutural para suprimir os parasitas do modulador

Um novo método de mapeamento para um melhor controlo do dither

Um equilíbrio entre desempenho e consumo de recursos

Este Chip RF A conceção não só apoia BeiDou-3 mas também é muito promissor para outros sistemas globais de navegação por satélite. medida que as aplicações de navegação se expandem, estes avanços apoiarão sectores críticos como a condução autónoma, a agricultura de precisão e as comunicações de emergência.

VI. Conclusão

O Chip RF conceção para BeiDou-3 utilizando um sistema optimizado Modulador Σ-Δ melhora o desempenho do chip, oferecendo uma solução para picos fraccionários e melhorando a fiabilidade global do sistema. Com o avanço contínuo da Chips RF para a navegação por satélite, estas tecnologias estão a preparar o caminho para sistemas de navegação global mais precisos, eficientes e expansíveis.

Jason Chen

Dr. Jason Chen - Especialista em validação e automação pós-silício Dr. Jason Chen é um especialista experiente em testes de semicondutores, especializado no desenvolvimento de soluções avançadas de testes automatizados para aplicações de sinais mistos, analógicos discretos, MCU e SoC. Ele traz anos de vasta experiência dos principais fabricantes de instrumentos, abrangendo o desenvolvimento de soluções de aplicação, automação de caraterização de laboratório, aumento de produção e migração de plataforma de teste. O Dr. Chen possui uma profunda compreensão do papel crítico que a validação pós-silício desempenha para garantir a fabricação de chips de alta qualidade. Este processo abrangente inclui a preparação, validação do desempenho, testes de robustez, caraterização, ATE NPI e testes de fiabilidade. Ele dedica-se ao avanço das metodologias de validação pós-silício, promovendo...

Ler mais artigos de Jason Chen