Optimisation des puces RF pour BeiDou-3 : conception de modulateurs Σ-Δ et amélioration des performances

Jason Chen     4 octobre 2025 

Résumé

Avec la mise en œuvre complète de la BeiDou-3 système mondial de navigation par satellite, la performance des Puces RF est devenue cruciale pour garantir la précision et la fiabilité du positionnement du système. Cet article se penche sur le rôle et la conception optimisée du système de positionnement. Modulateur Σ-Δ dans le Puce RF BeiDou-3, L'objectif est d'atténuer les saillies fractionnaires dans le synthétiseur de fréquence de la boucle à verrouillage de phase (PLL) et d'améliorer les performances globales du système.

I. Défis techniques et solutions pour les diviseurs fractionnaires dans les puces RF

Dans le cadre de la Puce RF BeiDou-3, Le synthétiseur de fréquence à boucle à verrouillage de phase est responsable de la génération du signal de l'oscillateur local. Étant donné que les fréquences porteuses dans le BeiDou sont des multiples non entiers de la fréquence de référence, diviseurs fractionnaires sont essentiels. Cependant, les diviseurs fractionnaires traditionnels produisent des éperons fractionnaires qui dégradent la pureté du spectre de sortie.

Pour répondre à cette question, Modulation Σ-Δ est utilisée. Cette technique transforme les flèches fractionnaires en bruit de quantification et applique des techniques de mise en forme du bruit pour déplacer ces flèches vers des fréquences plus élevées. Les caractéristiques passe-bas de la PLL les filtrent ensuite, ce qui améliore considérablement les performances du système.

II. Conception optimisée d'un modulateur MASH 1-1-1 Σ-Δ pour puces RF

L'étude se concentre sur un MASH 1-1-1 Σ-Δ modulateur, qui assure un modelage efficace du bruit tout en évitant la complexité et la consommation de ressources des modulateurs d'ordre supérieur. Toutefois, pour certaines valeurs d'entrée fractionnaires, le modulateur présente des parasites structurels qui se manifestent par des lignes spectrales parasites dans le spectre de sortie.

Grâce à une analyse détaillée, l'apparition de ces parasites est liée à la parité de la valeur d'entrée. Lorsque l'entrée est paire, la périodicité de la séquence de sortie du modulateur se traduit par des pics spectraux dans la région des hautes fréquences, en particulier avec une valeur d'entrée de 0,25.

III. Conception innovante d'un circuit Dither pour l'optimisation des puces RF

Afin d'atténuer les parasites structurels, un système spécialement conçu pour le contrôle de la qualité a été mis en place. circuit de dither a été introduite. En injectant une séquence pseudo-aléatoire dans le modulateur, la périodicité de la séquence de sortie est perturbée. Les méthodes traditionnelles d'injection de dither introduisent un bruit supplémentaire dans la bande, mais cette étude introduit un schéma de mappage amélioré pour réduire le bruit :

Nouveau système de cartographie: Le mappage binaire traditionnel (-1, 1) est étendu à un mappage à quatre valeurs (-2, -1, 0, 1), ce qui permet un contrôle plus précis du dither.

Optimisation du traitement de la mise en forme: Une fonction de mise en forme du bruit de premier ordre est appliquée au signal de dither, réduisant efficacement le bruit dans la bande tout en optimisant l'utilisation des ressources.

Les résultats de la simulation montrent que cette méthode de dither améliorée réduit considérablement les parasites structurels tout en maintenant un faible bruit dans la bande, même pour des valeurs d'entrée fractionnaires telles que 0,1251, 0,6265, 0,5014 et 0,2511.

IV. Mise en œuvre du circuit et vérification des performances

L'étude a consisté à concevoir un Modulateur MASH 1-1-1 circuit logique. Il comprend un accumulateur en cascade à trois étages et un circuit de mise en forme du bruit dédié, optimisé pour le Puce RF BeiDou-3‘(B11, B2a, B2b et B3). Les simulations comportementales réalisées à l'aide du logiciel Modelsim ont démontré d'excellentes performances dans tous les cas d'essai, confirmant ainsi l'efficacité du système :

Suppression efficace des éperons fractionnaires

Amélioration de la fluidité du spectre de sortie

Amélioration du bruit de phase du système

V. Valeur technique et perspectives d'application des puces RF

L'optimisation de la Modulateur Σ-Δ permet de relever les défis techniques liés à la division fractionnaire de la fréquence dans le domaine de la téléphonie mobile. Puce RF BeiDou-3. Les principales innovations sont les suivantes :

Optimisation structurelle pour supprimer les parasites du modulateur

Une nouvelle méthode de mappage pour un meilleur contrôle du dither

Un équilibre entre performance et consommation de ressources

Le présent Puce RF ne se contente pas de soutenir les BeiDou-3 mais elle est également très prometteuse pour d'autres systèmes mondiaux de navigation par satellite. À mesure que les applications de navigation se développent, ces avancées soutiendront des secteurs essentiels tels que la conduite autonome, l'agriculture de précision et les communications d'urgence.

VI. Conclusion

Le Puce RF conception pour BeiDou-3 à l'aide d'un Modulateur Σ-Δ améliore les performances de la puce, en offrant une solution pour les spurs fractionnaires et en améliorant la fiabilité globale du système. Avec les progrès constants de la technologie Puces RF pour la navigation par satellite, ces technologies ouvrent la voie à des systèmes de navigation mondiaux plus précis, plus efficaces et plus évolutifs.

Jason Chen

Jason Chen - Expert en validation et automatisation post-silicium Jason Chen est un expert chevronné en test de semi-conducteurs, spécialisé dans le développement de solutions de test automatisées avancées pour les applications à signaux mixtes, analogiques discrets, MCU et SoC. Il apporte des années d'expérience approfondie chez les principaux fabricants d'instruments, englobant le développement de solutions d'application, l'automatisation de la caractérisation en laboratoire, la montée en puissance de la production et la migration des plates-formes de test. M. Chen a une connaissance approfondie du rôle essentiel que joue la validation post-silicium pour garantir une fabrication de puces de haute qualité. Ce processus complet comprend la mise en place, la validation des performances, les tests de robustesse, la caractérisation, l'ATE NPI et les tests de fiabilité. Il se consacre à l'avancement des méthodologies de validation post-silicium en favorisant...

Lire d'autres articles de Jason Chen