Investigação sobre a tecnologia de divisão fraccionada de frequências em chips de RF e sua aplicação em sistemas GNSS

Yvette Wu     14 de outubro de 2025 

Os chips de RF, como componente central dos modernos sistemas de comunicação e navegação sem fios, influenciam diretamente a precisão, a estabilidade e o nível de integração de todo o sistema. Nos frontends de RF do GNSS (Sistema Global de Navegação por Satélite), os sintetizadores de frequência são módulos-chave responsáveis pela geração de sinais de oscilador local, e a tecnologia de divisão fraccionada de frequências é essencial para obter uma síntese de frequências de alta precisão e com poucos espúrios. Este documento centra-se no problema da divisão fraccionada de frequências em chips de RF, analisando duas estruturas moduladoras tradicionais e explorando as suas vantagens de aplicação e perspectivas de desenvolvimento em sistemas de navegação multimodo.

1. Antecedentes dos chips de RF e da tecnologia de divisão fraccionada de frequências

Nos receptores GNSS, os chips de RF amplificam, filtram e fazem a conversão descendente dos sinais fracos de satélite recebidos pela antena. O sinal do oscilador local necessário para a conversão descendente é gerado por um sintetizador de frequência PLL (phase-locked loop), em que a frequência de saída fof_ofo e a frequência de referência freff_{ref}fref satisfazem:

fo=N.F×freff_o = N.F \times f_{ref}fo=N.F×fref

em que N.FN.FN.F é o rácio de divisão total, normalmente não inteiro. A divisão tradicional de frequências inteiras não consegue satisfazer as necessidades dos osciladores locais multifrequência e de alta precisão, o que levou ao aparecimento da tecnologia de divisão de frequências fraccionada. No entanto, a divisão fraccionada de frequências introduz “espúrios fraccionados” e, se as frequências espúrias estiverem dentro da largura de banda do circuito, não podem ser filtradas, afectando seriamente a pureza do espetro de saída do chip RF e o desempenho do sistema.

2. Duas estruturas típicas de moduladores por divisão de frequência fraccionada

Estrutura do acumulador Modulador

A estrutura do acumulador é um dos primeiros métodos utilizados para a divisão fraccionada de frequências. Ao colocar acumuladores de várias fases em cascata, o rácio de divisão pode alternar entre NNN e N+1N+1N+1, conseguindo uma divisão de frequência fraccionada com média estatística. Esta estrutura é simples e fácil de implementar, mas gera espúrios concentrados de baixa frequência, o que limita a sua aplicação em chips RF topo de gama devido à maior potência espúria.

Modulador da estrutura MASH1-1-1 Δ-Σ

A estrutura MASH (Multi-stage Noise SHaping) utiliza múltiplos moduladores Δ-Σ de primeira ordem em cascata para obter uma modelação passa-alto do ruído de quantização. Para MASH1-1-1, sua função de transferência é:

y(z)=z-3⋅x(z)+(1-z-3)⋅e3(z)y(z) = z^{-3} \cdot x(z) + (1 - z^{-3}) \cdot e_3(z)y(z)=z-3⋅x(z)+(1-z-3)⋅e3(z)

Esta estrutura empurra o sinal de erro e3(z)e_3(z)e3(z) para frequências mais altas, resultando num espetro de saída mais limpo em frequências mais baixas. Além disso, tem uma gama mais ampla de palavras de controlo de saída (por exemplo, de -7 a 7), permitindo que a relação de divisão salte aleatoriamente entre valores múltiplos, dispersando ainda mais a energia espúria e melhorando significativamente o ruído de fase em banda e o desempenho espúrio.

3. Simulação de desempenho e análise comparativa

Para cenários típicos de sistemas GNSS com frequências GPS L1 e BD-2 B1, utilizando uma frequência intermédia de 3,996 MHz e uma frequência de referência de 16,368 MHz, as duas estruturas foram simuladas utilizando o ADS. Os resultados mostram:

A estrutura do acumulador tem picos espúrios significativos na gama de 0-2 MHz, afectando o desempenho do PLL em banda.

A estrutura MASH1-1-1, através da modelação do ruído, empurra a energia espúria para frequências mais elevadas (por exemplo, >2 MHz), melhorando significativamente a supressão de espúrios na gama crítica de baixas frequências.

Uma vez que a largura de banda do loop PLL é tipicamente 1/10 da frequência de referência (cerca de 1,6 MHz), os espúrios de alta frequência podem ser efetivamente filtrados pelo filtro do loop. Por conseguinte, a estrutura MASH é mais adequada para chips de RF GNSS de alta precisão em sintetizadores de frequência.

4. Tendências de desenvolvimento da tecnologia de divisão fraccionada da frequência em pastilhas RF

medida que os sistemas de navegação evoluem para aplicações multimodo (BeiDou/GPS/Galileo/GLONASS), multifrequência e de alta precisão, o desempenho dos sintetizadores de frequência em chips RF é cada vez mais exigente. O desenvolvimento futuro da tecnologia de divisão fraccionada de frequências centrar-se-á em:

Moduladores Δ-Σ de ordem elevada: Melhoria da eficiência da modelação do ruído e redução do ruído de fase em banda.

Integração de PLL totalmente digital (ADPLL): Obtenção de estruturas moduladoras e mecanismos de calibração mais flexíveis em chips de RF.

Conceção anti-flutuação do processo: Garantir a consistência do desempenho do modulador em processos nanométricos.

Comutação rápida multi-frequência: Suporte de configurações dinâmicas de rácio de divisão para satisfazer os requisitos de navegação cognitiva e anti-interferência.

5. Conclusão

A tecnologia de divisão fraccionada de frequências é um elo fundamental para melhorar o desempenho do espetro e a integração do sistema de chips RF. Embora a estrutura do acumulador seja simples e fácil de usar, seu desempenho espúrio é limitado. Em contraste, a estrutura MASH1-1-1 Δ-Σ, com suas excelentes capacidades de modelagem de ruído, é mais adequada para sintetizadores de frequência em chips de RF GNSS de alto desempenho. Com os avanços na tecnologia e na otimização de algoritmos, a tecnologia de divisão fraccionada de frequências continuará a conduzir os chips RF para um menor consumo de energia, maior precisão e capacidades anti-jamming mais fortes, fornecendo um suporte sólido para os sistemas de navegação e comunicação da próxima geração.

Yvette Wu

Yvette Wu - Especialista em aplicações de chips e desenvolvimento de mercado Yvette Wu é uma engenheira de aplicações de chips focada no mercado. A sua principal responsabilidade consiste em explorar e definir profundamente as exigências do mercado e integrar eficazmente os recursos em toda a cadeia industrial a montante e a jusante - desde a conceção de circuitos integrados até às aplicações finais - para resolver os requisitos altamente especializados e complexos dos produtos finais dos clientes. Tirando partido de uma visão perspicaz das tendências tecnológicas e dos cenários de aplicação dos clientes, desempenha um papel vital como ponte entre a tecnologia e o mercado. É excelente a traduzir as necessidades do mercado em especificações técnicas precisas e a articular soluções técnicas complexas num valor claro para o cliente, assegurando que os produtos respondem corretamente às necessidades do mercado...

Ler mais artigos de Yvette Wu