現在、衛星航法チップは主にGNSS RFレシーバー、GNSSベースバンド信号プロセッサー、マイクロプロセッサー、パワーマネージメント、メモリー、コントロールユニット、ストレージデバイス、シリアルデバイス、周辺インターフェース回路などのコンポーネントを含んでいます。チップ設計の複雑さ、特にSoCチップにおけるRFとベースバンドの統合により、衛星ナビゲーションチップの設計能力は、その性能、感度、消費電力、サイズ、コストに直接影響します。これはひいては、ナビゲーション・測位端末製品の競争力に大きく影響する。そのため、衛星航法チップの開発方向は、衛星航法端末製品の動向を大きく表している。衛星航法チップの構造から、集積度、性能、消費電力が今後の北斗チップ開発の重要な技術課題になることは明らかである。.

チップ技術開発の方向性

1.チップ統合を向上させる適切なプロセスとSoC統合設計
現在、ナビゲーションと測位チップのための最も成熟したコスト効率の良いプロセスは、低消費電力、低コスト、低リスクなどの利点を提供する40nm CMOSプロセスである。将来的には、22nm CMOSプロセスへと進化していくでしょう。.
SoC（System on Chip）は、マイクロプロセッサ、アナログIPコア、デジタルIPコア、メモリ、周辺インターフェースを1チップに集積し、高集積化、高機能化、低消費電力化、小型化を実現します。これにより、電子・情報システム製品の開発コストと開発期間が大幅に削減され、開発サイクルが短縮され、製品の競争力が向上します。SoCチップの開発は、チップ技術の自然な流れである。.

2.位置決め精度を向上させるチップレベルの2周波ジョイントポジショニング
二周波測位は、複雑な都市環境における測位精度と信頼性を大幅に向上させる。衛星の測位精度に影響を与える主な要因には、電離層遅延と建物や障害物の反射によるマルチパス効果があります。一般的に、帯域幅が広くコードレートが高いほど、屈折や反射による干渉が少なくなります。.
二周波や多周波の共同測位技術は、測位精度とマルチパス効果への耐性を向上させる方法として、すでに検証されている。しかし、これらの機能は一般的に基板やFPGA（Field Programmable Gate Array）を用いて実現されるため、高コスト、高消費電力、大型化につながる。このため、スマートフォンやスマート・ウェアラブルなど、低消費電力と小型化が重要な分野での応用は難しい。二周波SoCシングルチップ技術の開発はこの問題に対処するもので、二周波測位の大規模な応用に向けた重要な国際的動向となっています。.

3.スタンバイ時間を延長する超低消費電力設計
消費電力を削減するため、主流の衛星ナビゲーション・チップ・メーカーは通常、ダイナミック電圧・周波数調整技術、超低待機電力設計技術、組み込みメモリ技術を採用しています。現在、主流の衛星ナビゲーション・チップの待機時消費電力は2uA未満で、低消費電力のMCU（マイクロコントローラ・ユニット）チップと同等の待機時性能を達成しています。.
さらに、パラレル・インターフェース・メモリ・ユニットを統合した「組み込みメモリ・プロセス」を衛星ナビゲーション・チップに使用することで、パッケージング・コストを削減し、プロセッサのメモリ・アクセス効率を向上させ、メモリ・アクセスの消費電力を低減することができる。.

北斗高精度マス・マーケット・アプリケーション

スマートフォン、IoT（モノのインターネット）、コネクテッドカー、ドローンなどの急速な発展に伴い、高精度な位置情報サービスの需要はますます広がっている。各種量販測位端末に求められる測位精度は、“メートル級”、あるいは “サブメートル級 ”にまで達している。従来の高精度大型・高消費電力基板では限界が顕在化し、高精度量販アプリケーションのニーズに対応できなくなっている。チップレベルの高精度位置決め製品は、高精度量販アプリケーションの必然的なトレンドであり、結果である。.

一部の産業応用市場、民間市場、IoT市場は、主に携帯端末、携帯モバイル機器、ウェアラブル機器を対象としている。チップレベルの高精度ソリューションは、超低消費電力と長い待機時間という固有の利点を備え、高精度端末製品の競争力を大幅に高める。これが北斗チップの主要市場となる。.