Superando la barrera de la precisión: Cómo la tecnología de división de frecuencia fraccionaria da forma a los chips de radiofrecuencia GNSS de alto rendimiento
Yvette Wu 12 de octubre de 2025
En el campo de los sistemas mundiales de navegación por satélite (GNSS), donde se persigue constantemente una mayor precisión y sensibilidad de posicionamiento, chips de RF son el “centinela de primera línea” de los receptores. Su rendimiento determina directamente la capacidad del terminal para captar y procesar señales de satélite débiles. Entre los muchos módulos clave de chips de RF, el sintetizador de frecuencia de bucle de enganche de fase (PLL), que genera la señal del oscilador local (LO), es especialmente crucial. Dentro de este, la tecnología de división fraccional de frecuencias desempeña un papel decisivo al afectar a la pureza de la señal.
Los sintetizadores de frecuencia de división de frecuencia entera tradicionales tienen dificultades con las relaciones de frecuencia no enteras, lo que limita la flexibilidad de ajuste de las frecuencias LO. Tecnología de división fraccional de frecuencias ajusta dinámicamente la relación de división para generar un valor fraccionario medio, produciendo así con precisión la frecuencia deseada. Sin embargo, esta tecnología introduce un problema complicado: los espolones fraccionarios. Si estos espolones caen dentro del ancho de banda del bucle PLL, no se pueden filtrar, lo que resulta en una disminución de la calidad de la señal de LO emitida por el procesador. chip RF. En última instancia, esto provoca un deterioro de la relación señal/ruido (SNR) de la señal de frecuencia intermedia (FI) producida durante la mezcla, lo que afecta directamente a la precisión de posicionamiento de los terminales de navegación.
Para abordar el problema de la división de frecuencias fraccionarias de baja espuela, la investigación de Li Xin y Huang Haisheng compara minuciosamente dos soluciones tecnológicas dominantes: la estructura clásica de acumulador y la estructura avanzada de modulador MASH1-1-1 Δ-Σ.
Estructura del acumulador:
Esta estructura es sencilla y rentable, pero la relación de división sólo puede alternar entre dos valores (N y N+1). Esta conmutación periódica crea fuertes espolones discretos en la gama de frecuencias bajas del espectro de salida, lo que supone un notable inconveniente para los sistemas de alto rendimiento. chips de RF.
Estructura de MASH1-1-1 Δ-Σ:
Esta estructura conecta en cascada tres moduladores Δ-Σ de primer orden para lograr la conformación del ruido, una función clave que “empuja” el ruido de cuantificación de frecuencia concentrado originalmente en la banda de baja frecuencia a la banda de alta frecuencia. En chip RF PLL, el ruido en la banda de alta frecuencia puede filtrarse eficazmente mediante el filtro de bucle.
El equipo de investigación utilizó el escenario de aplicación típico del GNSS chips de RF (frecuencia de referencia: 16,368 MHz, frecuencia intermedia: 3,996 MHz) para simular ambas estructuras en los puntos de frecuencia GPS L1 y BeiDou B1. El análisis de la densidad espectral de potencia (PSD) demostró claramente que el modulador basado en Δ-Σ desplazaba con éxito la energía de espolón fraccional de la banda crítica de baja frecuencia de 0-2 MHz a la banda de alta frecuencia, mejorando significativamente la pureza espectral dentro del ancho de banda del bucle PLL.
Conclusión:
En los modernos GNSS de alto rendimiento chips de RF que persiguen un funcionamiento de baja espumación, la tecnología de división fraccional de frecuencias basada en la estructura MASH1-1-1 Δ-Σ es sin duda la opción superior. Mediante una inteligente conformación del ruido, limpia eficazmente el espectro LO, proporcionando una sólida base técnica para chips de RF para recibir señales de navegación de forma estable y precisa en entornos electromagnéticos complejos. Esta tecnología es el motor clave que impulsa el desarrollo de terminales de navegación de alta precisión.
Yvette Wu
Yvette Wu – Especialista en Aplicaciones de Chips y Desarrollo de Mercado. Yvette Wu es una ingeniera de aplicaciones de chips con una sólida visión de mercado. Su principal responsabilidad radica en analizar y definir en profundidad las demandas del mercado, e integrar eficientemente los recursos a lo largo de toda la cadena de valor —desde el diseño de chips hasta las aplicaciones finales— para satisfacer los requisitos altamente especializados y complejos de los productos finales de sus clientes. Gracias a su profundo conocimiento de las tendencias tecnológicas y los escenarios de aplicación de los clientes, desempeña un papel fundamental como nexo entre la tecnología y el mercado. Destaca por su capacidad para traducir las necesidades del mercado en especificaciones técnicas precisas y articular soluciones técnicas complejas en un claro valor para el cliente, garantizando que los productos respondan con precisión a las necesidades del mercado.






