Atualmente, os chips de navega\u00e7\u00e3o por sat\u00e9lite incluem principalmente componentes como receptores RF GNSS, processadores de sinal de banda base GNSS, microprocessadores, gest\u00e3o de energia, unidades de mem\u00f3ria e controlo, dispositivos de armazenamento, dispositivos de s\u00e9rie e circuitos de interface perif\u00e9ricos. Devido \u00e0 complexidade da conce\u00e7\u00e3o dos chips, especialmente a integra\u00e7\u00e3o da RF e da banda de base nos chips SoC, a capacidade de conceber chips de navega\u00e7\u00e3o por sat\u00e9lite tem um impacto direto no seu desempenho, sensibilidade, consumo de energia, dimens\u00e3o e custo. Isto, por sua vez, afecta grandemente a competitividade dos produtos terminais de navega\u00e7\u00e3o e posicionamento. Por conseguinte, a dire\u00e7\u00e3o do desenvolvimento dos chips de navega\u00e7\u00e3o por sat\u00e9lite representa em grande medida as tend\u00eancias dos produtos terminais de navega\u00e7\u00e3o por sat\u00e9lite. A partir da estrutura dos chips de navega\u00e7\u00e3o por sat\u00e9lite, \u00e9 evidente que a integra\u00e7\u00e3o, o desempenho e o consumo de energia ser\u00e3o os principais desafios tecnol\u00f3gicos para o desenvolvimento dos chips Beidou no futuro.<\/p>\n\n\n\n
1. Processo adequado e design de integra\u00e7\u00e3o de SoC para melhorar a integra\u00e7\u00e3o de chips<\/strong> 2. Posicionamento conjunto de dupla frequ\u00eancia ao n\u00edvel do chip para melhorar a precis\u00e3o do posicionamento<\/strong> 3. Conce\u00e7\u00e3o de pot\u00eancia ultra-baixa para prolongar o tempo de espera<\/strong> Com o r\u00e1pido desenvolvimento dos smartphones, da Internet das Coisas (IoT), dos ve\u00edculos conectados, dos drones e de outras aplica\u00e7\u00f5es, a procura de servi\u00e7os de localiza\u00e7\u00e3o precisos tornou-se cada vez mais generalizada. A precis\u00e3o de posicionamento exigida por v\u00e1rios terminais de posicionamento do mercado de massas atingiu o \u201cn\u00edvel do metro\u201d ou mesmo o \u201cn\u00edvel do submetro\u201d. As limita\u00e7\u00f5es das placas tradicionais de alta precis\u00e3o, de grandes dimens\u00f5es e elevado consumo de energia, est\u00e3o a tornar-se mais evidentes e j\u00e1 n\u00e3o conseguem satisfazer as necessidades das aplica\u00e7\u00f5es de alta precis\u00e3o do mercado de massas. Os produtos de posicionamento de alta precis\u00e3o ao n\u00edvel do chip s\u00e3o a tend\u00eancia inevit\u00e1vel e o resultado das aplica\u00e7\u00f5es de alta precis\u00e3o no mercado de massas.<\/p>\n\n\n\n Alguns mercados de aplica\u00e7\u00f5es industriais, o mercado civil e os mercados IoT visam principalmente os terminais port\u00e1teis, os dispositivos m\u00f3veis port\u00e1teis e os dispositivos wearable. As solu\u00e7\u00f5es de alta precis\u00e3o ao n\u00edvel dos chips, com as suas vantagens inerentes ao consumo ultra-baixo de energia e ao longo tempo de espera, aumentar\u00e3o consideravelmente a competitividade dos produtos terminais de alta precis\u00e3o. Este ser\u00e1 o principal mercado para os chips Beidou.<\/p>","protected":false},"excerpt":{"rendered":" Currently, satellite navigation chips mainly include components such as GNSS RF receivers, GNSS baseband signal processors, microprocessors, power management, memory and control units, storage devices, serial devices, and peripheral interface circuits. Due to the complexity of chip design, especially the integration of RF and baseband in SoC chips, the ability to design satellite navigation chips […]<\/p>\n","protected":false},"author":1,"featured_media":1471,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[30,31],"tags":[36],"class_list":["post-1470","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-insights","category-blog","tag-yvette-wu"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/posts\/1470","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/comments?post=1470"}],"version-history":[{"count":1,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/posts\/1470\/revisions"}],"predecessor-version":[{"id":1472,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/posts\/1470\/revisions\/1472"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/media\/1471"}],"wp:attachment":[{"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/media?parent=1470"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/categories?post=1470"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.wallisemi.com\/pt\/wp-json\/wp\/v2\/tags?post=1470"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
Atualmente, o processo mais maduro e rent\u00e1vel para os chips de navega\u00e7\u00e3o e posicionamento \u00e9 o processo CMOS de 40 nm, que oferece vantagens como o baixo consumo de energia, o baixo custo e o baixo risco. No futuro, este processo evoluir\u00e1 para um processo CMOS de 22 nm.
O SoC (System on Chip) integra o microprocessador, os n\u00facleos de IP anal\u00f3gicos, os n\u00facleos de IP digitais, a mem\u00f3ria e as interfaces perif\u00e9ricas num \u00fanico chip, oferecendo uma elevada integra\u00e7\u00e3o, uma forte funcionalidade, um baixo consumo de energia e um tamanho reduzido. Isto reduz significativamente os custos e o tempo de desenvolvimento de produtos electr\u00f3nicos\/sistemas de informa\u00e7\u00e3o, encurta os ciclos de desenvolvimento e melhora a competitividade dos produtos. O desenvolvimento de chips SoC \u00e9 uma tend\u00eancia natural na tecnologia de chips.<\/p>\n\n\n\n
O posicionamento por dupla frequ\u00eancia aumenta consideravelmente a precis\u00e3o e a fiabilidade do posicionamento em ambientes urbanos complexos. Os principais factores que afectam a precis\u00e3o do posicionamento por sat\u00e9lite incluem o atraso ionosf\u00e9rico e os efeitos de multipercurso causados por reflex\u00f5es de edif\u00edcios e obst\u00e1culos. Em geral, uma maior largura de banda e taxas de c\u00f3digo mais elevadas conduzem a uma menor interfer\u00eancia da refra\u00e7\u00e3o e da reflex\u00e3o.
As tecnologias de posicionamento conjunto de dupla frequ\u00eancia e multifrequ\u00eancia s\u00e3o m\u00e9todos j\u00e1 validados para melhorar a exatid\u00e3o do posicionamento e a resist\u00eancia aos efeitos de multipercurso. No entanto, estas fun\u00e7\u00f5es s\u00e3o normalmente conseguidas atrav\u00e9s de placas ou FPGA (Field Programmable Gate Array), o que leva a custos elevados, elevado consumo de energia e grandes dimens\u00f5es. Isto dificulta as aplica\u00e7\u00f5es em smartphones, dispositivos port\u00e1teis inteligentes e outras \u00e1reas em que o baixo consumo de energia e as dimens\u00f5es reduzidas s\u00e3o fundamentais. O desenvolvimento da tecnologia de chip \u00fanico SoC de dupla frequ\u00eancia resolve este problema e \u00e9 uma tend\u00eancia internacional fundamental para a aplica\u00e7\u00e3o em grande escala do posicionamento de dupla frequ\u00eancia.<\/p>\n\n\n\n
Para reduzir o consumo de energia, os principais fabricantes de chips de navega\u00e7\u00e3o por sat\u00e9lite adoptam normalmente a tecnologia de ajuste din\u00e2mico da tens\u00e3o e da frequ\u00eancia, t\u00e9cnicas de conce\u00e7\u00e3o de energia em modo de espera ultra-baixa e tecnologias de mem\u00f3ria incorporadas. Atualmente, o consumo de energia em modo de espera dos principais chips de navega\u00e7\u00e3o por sat\u00e9lite \u00e9 inferior a 2uA, atingindo o mesmo desempenho em modo de espera que os chips MCU (unidade de microcontrolador) de baixo consumo.
Al\u00e9m disso, a utiliza\u00e7\u00e3o de \u201cprocessos de mem\u00f3ria incorporados\u201d nos chips de navega\u00e7\u00e3o por sat\u00e9lite, que integram unidades de mem\u00f3ria de interface paralela, reduz os custos de embalagem e melhora a efici\u00eancia do processador no acesso \u00e0 mem\u00f3ria, reduzindo assim o consumo de energia do acesso \u00e0 mem\u00f3ria.<\/p>\n\n\n\nAplica\u00e7\u00f5es do mercado de massas de alta precis\u00e3o Beidou<\/strong><\/strong><\/h5>\n\n\n\n