Actuellement, les puces de navigation par satellite comprennent principalement des composants tels que des r\u00e9cepteurs RF GNSS, des processeurs de signaux en bande de base GNSS, des microprocesseurs, des unit\u00e9s de gestion de l'\u00e9nergie, de m\u00e9moire et de contr\u00f4le, des dispositifs de stockage, des dispositifs en s\u00e9rie et des circuits d'interface p\u00e9riph\u00e9riques. En raison de la complexit\u00e9 de la conception des puces, en particulier l'int\u00e9gration de la RF et de la bande de base dans les puces SoC, la capacit\u00e9 \u00e0 concevoir des puces de navigation par satellite a un impact direct sur leurs performances, leur sensibilit\u00e9, leur consommation d'\u00e9nergie, leur taille et leur co\u00fbt. Ceci, \u00e0 son tour, affecte grandement la comp\u00e9titivit\u00e9 des produits terminaux de navigation et de positionnement. Par cons\u00e9quent, l'orientation du d\u00e9veloppement des puces de navigation par satellite repr\u00e9sente largement les tendances des produits terminaux de navigation par satellite. D'apr\u00e8s la structure des puces de navigation par satellite, il est clair que l'int\u00e9gration, les performances et la consommation d'\u00e9nergie seront les principaux d\u00e9fis technologiques pour le d\u00e9veloppement des puces Beidou \u00e0 l'avenir.<\/p>\n\n\n\n
1. Processus adapt\u00e9 et conception de l'int\u00e9gration du SoC pour am\u00e9liorer l'int\u00e9gration des puces<\/strong> 2. Positionnement conjoint \u00e0 double fr\u00e9quence au niveau de la puce pour am\u00e9liorer la pr\u00e9cision du positionnement<\/strong> 3. Conception \u00e0 tr\u00e8s faible consommation d'\u00e9nergie pour prolonger l'autonomie en veille<\/strong> Avec le d\u00e9veloppement rapide des smartphones, de l'internet des objets (IoT), des v\u00e9hicules connect\u00e9s, des drones et d'autres applications, la demande de services de localisation pr\u00e9cis est de plus en plus r\u00e9pandue. La pr\u00e9cision de positionnement requise par divers terminaux de positionnement grand public a atteint le \u201cniveau du m\u00e8tre\u201d, voire le \u201cniveau du sous-m\u00e8tre\u201d. Les limites des cartes traditionnelles de haute pr\u00e9cision, de grande taille et \u00e0 forte consommation d'\u00e9nergie, deviennent de plus en plus \u00e9videntes et ne peuvent plus r\u00e9pondre aux besoins des applications de haute pr\u00e9cision du march\u00e9 de masse. Les produits de positionnement de haute pr\u00e9cision au niveau de la puce sont la tendance in\u00e9vitable et le r\u00e9sultat des applications de haute pr\u00e9cision du march\u00e9 de masse.<\/p>\n\n\n\n Certains march\u00e9s d'applications industrielles, le march\u00e9 civil et les march\u00e9s de l'IdO ciblent principalement les terminaux de poche, les appareils mobiles portables et les appareils \u00e0 porter sur soi. Les solutions de haute pr\u00e9cision au niveau des puces, avec leurs avantages inh\u00e9rents de consommation d'\u00e9nergie ultra-faible et de longue dur\u00e9e de veille, am\u00e9lioreront consid\u00e9rablement la comp\u00e9titivit\u00e9 des produits de terminaux de haute pr\u00e9cision. Il s'agira du principal march\u00e9 pour les puces Beidou.<\/p>","protected":false},"excerpt":{"rendered":" Currently, satellite navigation chips mainly include components such as GNSS RF receivers, GNSS baseband signal processors, microprocessors, power management, memory and control units, storage devices, serial devices, and peripheral interface circuits. Due to the complexity of chip design, especially the integration of RF and baseband in SoC chips, the ability to design satellite navigation chips […]<\/p>\n","protected":false},"author":1,"featured_media":1471,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[30,31],"tags":[36],"class_list":["post-1470","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-insights","category-blog","tag-yvette-wu"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/posts\/1470","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/comments?post=1470"}],"version-history":[{"count":1,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/posts\/1470\/revisions"}],"predecessor-version":[{"id":1472,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/posts\/1470\/revisions\/1472"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/media\/1471"}],"wp:attachment":[{"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/media?parent=1470"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/categories?post=1470"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.wallisemi.com\/fr\/wp-json\/wp\/v2\/tags?post=1470"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
Actuellement, le processus le plus mature et le plus rentable pour les puces de navigation et de positionnement est le processus CMOS 40 nm, qui offre des avantages tels qu'une faible consommation d'\u00e9nergie, un faible co\u00fbt et un faible risque. \u00c0 l'avenir, ce processus \u00e9voluera vers un processus CMOS de 22 nm.
Le syst\u00e8me sur puce (SoC) int\u00e8gre le microprocesseur, les noyaux IP analogiques, les noyaux IP num\u00e9riques, la m\u00e9moire et les interfaces p\u00e9riph\u00e9riques dans une seule puce, offrant une int\u00e9gration \u00e9lev\u00e9e, une forte fonctionnalit\u00e9, une faible consommation d'\u00e9nergie et une petite taille. Cela permet de r\u00e9duire consid\u00e9rablement les co\u00fbts et le temps de d\u00e9veloppement des produits \u00e9lectroniques\/syst\u00e8mes d'information, de raccourcir les cycles de d\u00e9veloppement et d'am\u00e9liorer la comp\u00e9titivit\u00e9 des produits. Le d\u00e9veloppement des puces SoC est une tendance naturelle de la technologie des puces.<\/p>\n\n\n\n
Le positionnement \u00e0 double fr\u00e9quence am\u00e9liore consid\u00e9rablement la pr\u00e9cision et la fiabilit\u00e9 du positionnement dans les environnements urbains complexes. Les principaux facteurs affectant la pr\u00e9cision du positionnement par satellite sont le retard ionosph\u00e9rique et les effets de trajets multiples caus\u00e9s par les r\u00e9flexions des b\u00e2timents et des obstacles. En g\u00e9n\u00e9ral, une plus grande largeur de bande et des taux de codage plus \u00e9lev\u00e9s r\u00e9duisent les interf\u00e9rences dues \u00e0 la r\u00e9fraction et \u00e0 la r\u00e9flexion.
Les technologies de positionnement conjoint bifr\u00e9quence et multifr\u00e9quence sont des m\u00e9thodes d\u00e9j\u00e0 valid\u00e9es pour am\u00e9liorer la pr\u00e9cision du positionnement et la r\u00e9sistance aux effets de trajets multiples. Toutefois, ces fonctions sont g\u00e9n\u00e9ralement r\u00e9alis\u00e9es \u00e0 l'aide de cartes ou de FPGA (Field Programmable Gate Array), ce qui entra\u00eene des co\u00fbts \u00e9lev\u00e9s, une forte consommation d'\u00e9nergie et des dimensions importantes. Cela pose des probl\u00e8mes pour les applications dans les smartphones, les v\u00eatements intelligents et d'autres domaines o\u00f9 la faible consommation d'\u00e9nergie et la petite taille sont essentielles. Le d\u00e9veloppement de la technologie SoC bi-fr\u00e9quence \u00e0 puce unique r\u00e9sout ce probl\u00e8me et constitue une tendance internationale cl\u00e9 pour l'application \u00e0 grande \u00e9chelle du positionnement bi-fr\u00e9quence.<\/p>\n\n\n\n
Pour r\u00e9duire la consommation d'\u00e9nergie, les fabricants de puces de navigation par satellite adoptent g\u00e9n\u00e9ralement une technologie d'ajustement dynamique de la tension et de la fr\u00e9quence, des techniques de conception \u00e0 tr\u00e8s faible consommation d'\u00e9nergie en mode veille et des technologies de m\u00e9moire int\u00e9gr\u00e9e. Actuellement, la consommation d'\u00e9nergie en mode veille des puces de navigation par satellite courantes est inf\u00e9rieure \u00e0 2uA, ce qui leur permet d'atteindre les m\u00eames performances en mode veille que les puces MCU (Microcontroller Unit) \u00e0 faible consommation d'\u00e9nergie.
En outre, l'utilisation de \u201cprocessus de m\u00e9moire int\u00e9gr\u00e9e\u201d dans les puces de navigation par satellite, qui int\u00e8grent des unit\u00e9s de m\u00e9moire \u00e0 interface parall\u00e8le, r\u00e9duit les co\u00fbts d'emballage et am\u00e9liore l'efficacit\u00e9 du processeur en mati\u00e8re d'acc\u00e8s \u00e0 la m\u00e9moire, r\u00e9duisant ainsi la consommation d'\u00e9nergie li\u00e9e \u00e0 l'acc\u00e8s \u00e0 la m\u00e9moire.<\/p>\n\n\n\nApplications du march\u00e9 de la masse de haute pr\u00e9cision Beidou<\/strong><\/strong><\/h5>\n\n\n\n