Derzeit umfassen Satellitennavigations-Chips haupts\u00e4chlich Komponenten wie GNSS-HF-Empf\u00e4nger, GNSS-Basisband-Signalprozessoren, Mikroprozessoren, Leistungsmanagement, Speicher- und Steuereinheiten, Speicherger\u00e4te, serielle Ger\u00e4te und periphere Schnittstellenschaltungen. Aufgrund der Komplexit\u00e4t des Chipdesigns, insbesondere der Integration von RF und Basisband in SoC-Chips, wirkt sich die F\u00e4higkeit zur Entwicklung von Satellitennavigations-Chips direkt auf deren Leistung, Empfindlichkeit, Stromverbrauch, Gr\u00f6\u00dfe und Kosten aus. Dies wiederum wirkt sich stark auf die Wettbewerbsf\u00e4higkeit von Navigations- und Ortungsger\u00e4ten aus. Die Entwicklungsrichtung von Satellitennavigations-Chips spiegelt daher weitgehend die Trends bei Satellitennavigations-Terminalprodukten wider. Aus der Struktur der Satellitennavigations-Chips wird deutlich, dass Integration, Leistung und Stromverbrauch die wichtigsten technologischen Herausforderungen f\u00fcr die Entwicklung von Beidou-Chips in der Zukunft sein werden.<\/p>\n\n\n\n
1. Geeignetes Prozess- und SoC-Integrationsdesign zur Verbesserung der Chipintegration<\/strong> 2. Dual-Frequency Joint Positioning auf Chip-Ebene zur Verbesserung der Positionierungsgenauigkeit<\/strong> 3. Ultra-Low-Power-Design zur Verl\u00e4ngerung der Standby-Zeit<\/strong> Mit der rasanten Entwicklung von Smartphones, dem Internet der Dinge (IoT), vernetzten Fahrzeugen, Drohnen und anderen Anwendungen ist die Nachfrage nach pr\u00e4zisen Ortungsdiensten immer gr\u00f6\u00dfer geworden. Die Positionierungsgenauigkeit, die von verschiedenen Positionierungsterminals f\u00fcr den Massenmarkt gefordert wird, hat \u201cMeter-Niveau\u201d oder sogar \u201cSub-Meter-Niveau\u201d erreicht. Die Grenzen herk\u00f6mmlicher hochpr\u00e4ziser, gro\u00dfformatiger Boards mit hohem Stromverbrauch werden immer deutlicher und k\u00f6nnen die Anforderungen hochpr\u00e4ziser Massenmarktanwendungen nicht mehr erf\u00fcllen. Hochpr\u00e4zise Positionierungsprodukte auf Chipebene sind der unvermeidliche Trend und das Ergebnis von hochpr\u00e4zisen Anwendungen f\u00fcr den Massenmarkt.<\/p>\n\n\n\n Einige industrielle Anwendungsm\u00e4rkte, der zivile Markt und IoT-M\u00e4rkte zielen haupts\u00e4chlich auf Handheld-Terminals, tragbare mobile Ger\u00e4te und tragbare Ger\u00e4te ab. Hochpr\u00e4zise L\u00f6sungen auf Chipebene mit ihren inh\u00e4renten Vorteilen eines extrem niedrigen Stromverbrauchs und einer langen Standby-Zeit werden die Wettbewerbsf\u00e4higkeit von hochpr\u00e4zisen Endger\u00e4ten erheblich verbessern. Dies wird der Hauptmarkt f\u00fcr Beidou-Chips sein.<\/p>","protected":false},"excerpt":{"rendered":" Currently, satellite navigation chips mainly include components such as GNSS RF receivers, GNSS baseband signal processors, microprocessors, power management, memory and control units, storage devices, serial devices, and peripheral interface circuits. Due to the complexity of chip design, especially the integration of RF and baseband in SoC chips, the ability to design satellite navigation chips […]<\/p>\n","protected":false},"author":1,"featured_media":1471,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[30,31],"tags":[36],"class_list":["post-1470","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-insights","category-blog","tag-yvette-wu"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/posts\/1470","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/comments?post=1470"}],"version-history":[{"count":1,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/posts\/1470\/revisions"}],"predecessor-version":[{"id":1472,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/posts\/1470\/revisions\/1472"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/media\/1471"}],"wp:attachment":[{"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/media?parent=1470"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/categories?post=1470"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.wallisemi.com\/de\/wp-json\/wp\/v2\/tags?post=1470"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
Das derzeit ausgereifteste und kosteng\u00fcnstigste Verfahren f\u00fcr Navigations- und Ortungschips ist das 40-nm-CMOS-Verfahren, das Vorteile wie geringen Stromverbrauch, niedrige Kosten und geringes Risiko bietet. In Zukunft wird sich dieser Prozess zu einem 22-nm-CMOS-Verfahren weiterentwickeln.
SoC (System on Chip) integriert den Mikroprozessor, analoge IP-Kerne, digitale IP-Kerne, Speicher und Peripherieschnittstellen auf einem einzigen Chip und bietet hohe Integration, starke Funktionalit\u00e4t, geringen Stromverbrauch und geringe Gr\u00f6\u00dfe. Dadurch werden die Entwicklungskosten und -zeiten von Elektronik-\/Informationssystemprodukten erheblich reduziert, die Entwicklungszyklen verk\u00fcrzt und die Wettbewerbsf\u00e4higkeit der Produkte verbessert. Die Entwicklung von SoC-Chips ist ein nat\u00fcrlicher Trend in der Chiptechnologie.<\/p>\n\n\n\n
Die Zweifrequenz-Ortung verbessert die Ortungsgenauigkeit und Zuverl\u00e4ssigkeit in komplexen st\u00e4dtischen Umgebungen erheblich. Zu den wichtigsten Faktoren, die sich auf die Genauigkeit der Satellitenortung auswirken, geh\u00f6ren die ionosph\u00e4rische Verz\u00f6gerung und die durch Geb\u00e4ude- und Hindernisreflexionen verursachten Mehrwegeffekte. Im Allgemeinen f\u00fchren h\u00f6here Bandbreiten und h\u00f6here Coderaten zu weniger St\u00f6rungen durch Brechung und Reflexion.
Gemeinsame Zweifrequenz- und Mehrfrequenz-Positionierungstechnologien sind bereits validierte Methoden zur Verbesserung der Positionierungsgenauigkeit und der Resistenz gegen Mehrwegeffekte. Diese Funktionen werden jedoch in der Regel durch Platinen oder FPGA (Field Programmable Gate Array) realisiert, was zu hohen Kosten, hohem Stromverbrauch und gro\u00dfen Abmessungen f\u00fchrt. Dies erschwert den Einsatz in Smartphones, intelligenten Wearables und anderen Bereichen, in denen ein niedriger Stromverbrauch und eine geringe Gr\u00f6\u00dfe entscheidend sind. Die Entwicklung der Dual-Frequency-SoC-Single-Chip-Technologie adressiert dieses Problem und ist ein wichtiger internationaler Trend f\u00fcr die gro\u00dffl\u00e4chige Anwendung der Dual-Frequency-Positionierung.<\/p>\n\n\n\n
Um den Stromverbrauch zu senken, setzen die Hersteller von Mainstream-Satellitennavigations-Chips in der Regel dynamische Spannungs- und Frequenzanpassungstechniken, Designtechniken mit extrem niedrigem Standby-Stromverbrauch und eingebettete Speichertechnologien ein. Derzeit liegt der Standby-Stromverbrauch von Mainstream-Satellitennavigations-Chips bei weniger als 2uA und erreicht damit die gleiche Standby-Leistung wie stromsparende MCU-Chips (Microcontroller Unit).
Dar\u00fcber hinaus senkt die Verwendung von \u201ceingebetteten Speicherprozessen\u201d in Satellitennavigations-Chips, die parallele Schnittstellenspeichereinheiten integrieren, die Verpackungskosten und verbessert die Effizienz des Prozessors beim Zugriff auf den Speicher, wodurch der Stromverbrauch beim Speicherzugriff gesenkt wird.<\/p>\n\n\n\nBeidou Hochpr\u00e4zisions-Massenmarktanwendungen<\/strong><\/strong><\/h5>\n\n\n\n